

<p style="text-align: center;">DL515</p> <p style="text-align: center;">1 GHz FADC</p>
--

1. Funktion.....	2
1.1. Frontansicht.....	2
1.2. Übersicht.....	3
1.2.1. Anwendung.....	3
1.2.2. Daten.....	3
1.2.3. Besonderheiten.....	3
1.2.4. Aufbau.....	3
1.2.5. Stromversorgung.....	3
1.3. Blockdiagramm.....	4
1.4. Funktionsbeschreibung.....	4
2. Betrieb.....	6
2.1. Konfigurierung.....	6
2.1.1. Jumper.....	6
2.1.2. Clock.....	6
2.1.3. 1GHz Betrieb.....	7
2.2. Bedienung.....	7
2.2.1. Signaldiagramm:.....	7
2.2.2. Common Start:.....	7
2.2.3. Common Stop:.....	8
2.2.4. Trigger:.....	8
2.3. Programmierung.....	9
2.3.1. VME-Reset.....	9
2.3.2. Speicheraufteilung.....	9
2.3.3. Einschränkungen.....	9
3. Fertigung.....	10
3.1. Bestückung.....	10
3.1.1. 1-Kanal-Version.....	10
3.2. Inbetriebnahme.....	10
4. Anhang.....	11
4.1. Bestückungsplan.....	11
4.2. Stücklisten.....	11
4.3. PAL-Listings.....	11
4.4. Datenblatt AD9038.....	11
4.5. Datenblatt EL2031C.....	11
4.6. Schaltbild.....	11

1.FUNKTION

1.1. Frontansicht

1.2. Übersicht

1.2.1. Anwendung

- 1 Kanal Transientenrecorder mit sehr hoher Abtastrate (≤ 1.2 GHz)
- 4 Kanal Transientenrecorder mit hoher Abtastrate (≤ 300 MHz)
z.B. Driftkammern, Laserspektroskopie (Laser Frequency Chirp)

1.2.2. Daten

Parameter	Wert
Kanalzahl	4
Abtastrate / Kanal	220...300 MHz
max. Abtastrate (interleaved)	≤ 1.2 GHz
Amplitudenaufösung	8 Bit
Eingangsempfindlichkeit / Bereich	0V...-2V
Eingangsimpedanz	10 k Ω
Speichertiefe / Kanal	2048 bytes

1.2.3. Besonderheiten

- COMMONSTART mit AutoReset des Adresscounters
- COMMONSTOP, Addresscounter lesbar
- AUTOSTOP bei Memory Overflow
- START und STOP per Software
- RUN und EOC (EndOfConversion) per Software lesbar

1.2.4. Aufbau

VME-Module: Tiefe standard, Breite 4TE, Höhe 6HE


1.2.5. Stromversorgung

Spannung	Strom	Leistung
+5V	1 A	5 W
-5.2V	7.4 A	38.48 W
+12V	0.12 A	1.44 W
-12V	0.12 A	1.44 W
Gesamt		46.36 W

Die Stromversorgung -5Volt kann wahlweise über die Hochstrombuchse (P-5V) oder über den P2 Stecker (VXI - POWER) zugeführt werden. Bei der P2-Zuführung sind die LÖTJUMPER auf der Lötseite der Leiterplatte kurzzuschliessen.

Achtung ! Bei der Verwendung von Backplanes wie z.B. VME-VSB kann es bei kurzgeschlossenen LÖTJUMPER zu Zerstörungen kommen.

1.3. Blockdiagramm



1.4. Funktionsbeschreibung

Der **Control**-Block erzeugt die zum Betrieb des Moduls notwendigen internen Signale aus den externen Steuersignalen **START**, **STOP** und gegebenenfalls **EXT. CLOCK**. Er erzeugt zwei Statussignale **RUN** und **EOC**, die die verschiedenen Betriebsphasen des Moduls kennzeichnen. Alle diese Signale können auch über den **VMEbus** gesetzt bzw. abgefragt werden. Zusätzlich erzeugt der **Control**-Block mit dem **VME**-Interface die notwendige **Address-Dekodierung** und die **Steuersignale** zum Auslesen der **Memories** und des **Address-Counters**.

Die **250MHz-Clock** (intern oder extern) taktet den **Address-Counter** und liefert das **Convert-Signal** für die **FADCs**. Damit ist die **Zeitauflösung** der Abtastung bestimmt wobei alle 4 Kanäle **zeitsynchron** getaktet werden (**ACHTUNG**: ca. jeweils 0.2 ns Abstand von Kanal 0 bis 3 auf Grund von Durchlaufzeiten der Clock!).


Alle 4 Kanäle besitzen durch die **Buffer-Verstärker** **hochohmige** Eingänge, die die (zeitlich verschobene) **Kaskadierung** zur Realisierung eines 1 Kanal **FADCs** mit der effektiven Abtastrate von **1GHz** erlauben.

2. BETRIEB

2.1. Konfigurierung

Das Modul ist völlig autonom und kann in der einfachsten Betriebsart völlig per Software gesteuert werden.

2.1.1. Jumper



Betriebsart	Jumper	Bemerkung
Internal Clock	J1.1-J1.2	Standard
External Clock	J1.2-J1.3	Clock Eingang an CLOCK
Internal Clock Out	J1.3-J1.4	internal Clock an CLOCK
AutoCounterReset	J2 short	bei START
Reset EOC	J3 short	
Trigger	J3 open	Software ResetEOC -> Trigger an EOC
220...300MHz Clockrate	J4.1-J4.2 J5.2-J5.3 J6 open	Bei einer Clockrate von 105...140MHz bzw. von 170...220MHz kommt es zu Schreibfehlern in den ECL-RAMs.
0...105 MHz Clockrate 140...170 MHz Clockrate	J4.2-J4.3 J5.1-J5.2 J6 short	

2.1.2. Clock

Mit Poti TR1 wird das Tastverhältnis der internen Clock an Lemobuchse B1 auf Tastverhältnis 1:1 abgeglichen (Jumper: Internal Clock & Internal Clock Out). Das Clocksignal (ECL) kann auch zum synchronen Betrieb anderer FADC Module weiterverwendet werden (R11=0 Ω)!

Falls das Modul über keinen Oszillator verfügt, muß eine Clock ($\leq 250\text{MHz}$) von außen zugeführt werden (**ECL**) (Jumper: External Clock):

- **NIM:** R7 entfällt, R6=51Ω, R9=51Ω, mit TR1 Schwelle auf -0.4V einstellen!
- **NIM/ECL differentiell:** LP1 auf Input, R4...R7 nach Bedarf (Leitungswellenwiderstand!)

2.1.3. 1GHz Betrieb


Beim Betrieb des Moduls als 1 Kanal 1GHz FADC wird das Analogsignal mit jeweils 1ns (notwendig 1.2 ns!) Verzögerung (Kabel!) an den hochohmigen Eingängen (Kanal-Reihenfolge: 0 -> 1 -> 2 -> 3) vorbeigeschleift und am letzten Ausgang mit 50Ω abgeschlossen. Die Daten stehen dann bereits in der richtigen zeitlichen Reihenfolge im FADC Memory.

Die Verzögerung der Analogsignale um jeweils 1 ns kann natürlich auch durch Aufsplitten des Signals und Zuführung mit entsprechenden Kabeln (1ns, 2ns, 3ns) mit jeweiligem 50Ω Abschluß erreicht werden.

2.2. Bedienung

Zur Steuerung des FADC dienen die zwei Eingangssignale **START** und **STOP**. Der Status des FADC wird durch die zwei Ausgangssignale **RUN** und **EOC** (End Of Conversion) gekennzeichnet. Alle Signale sind über Frontbuchsen (NIM) zugänglich und können auch per Software ausgelöst bzw. abgefragt werden (siehe Speicheraufteilung!).

2.2.1. Signaldiagramm:



2.2.2. Common Start:

NIM-Pegel Pulsbreite > 8ns

Nach einem Stop des Moduls (gegebenenfalls per Software-STOP und mit ResetEOC!) kann das Modul wieder durch START gestartet werden. Bei **AutoCounterReset** wird dabei der Addresscounter automatisch auf 0 gesetzt und das Einschreiben der Daten erfolgt so immer am Anfang, wobei alte Daten überschrieben werden. Das RUN-signal wird gesetzt!

Durch **AutoStop=On** stoppt das Modul automatisch nachdem das Memory voll geschrieben ist, d.h. nach 2048 Zyklen. Ein vorzeitiger Stop kann durch das Signal STOP erzwungen werden. Das Signal RUN wird zurückgesetzt, das Signal EOC wird gesetzt!

Alle relevanten digitalisierten Daten nach dem Start können jetzt ausgelesen werden!

2.2.3. Common Stop:

NIM-Pegel Pulsbreite > 8ns

In diesem Modus bleibt das Modul nach einem START durch **AutoStop=OFF** im RUN Modus. Nach einem Überlauf des Speichers werden die Daten modulo 2048 immer wieder neu eingeschrieben!

Nach einem Trigger wird das Modul durch STOP angehalten, das Signal RUN wird zurückgesetzt, das Signal EOC wird gesetzt.

Die Speicheradresse des letzten Eintrags kann durch Lesen des Adresscounters ermittelt werden ($\text{byteAddress} = \text{Adresscounter} * 2 * 4$). Durch entsprechendes Zurücksetzen dieser Adresse können die entsprechend letzten Daten vor dem Stop ausgelesen werden.

2.2.4. Trigger:

Die Betriebsart Trigger (Jumper: Trigger) erlaubt spezielle Steuerungsanwendungen durch das Absetzen eines Impulses an der Buchse **EOC**, der jederzeit durch den Softwarebefehl **ResetEOC** ausgelöst werden kann.

2.3. Programmierung

Das Modul ist nur im **Standard**-Addressbereich (AM=\$3D oder \$39) ansprechbar! Die **Basisadresse** (ab Version 3) wird mit den HEX_Schalter SW1 und SW2 eingestellt.

z.B.: Basisadr. = \$E1xxxx dann ist **SW1** auf **E** und **SW2** auf **1** einzustellen.

Bei den Modulen der Version 1 u. 2 ist die Basisadresse im PAL-Baustein **U27** fest einprogrammiert.

Der Datenzugriff kann als **Wort** (16 Bit) oder **Langwort** (32 Bit) über VME erfolgen.

2.3.1. VME-Reset

- AutoStop=OFF
- STOP

2.3.2. Speicheraufteilung

(z.B. mit Basisadresse \$E0 0000)

WRITE:

\$E08000	START	START	Software Start
\$E08004	STOP	STOP	Software Stop
\$E08008	RESET EOC	RESET EOC	Reset EOC / Trigger
\$E0800C	AUTOSTOP (D0)	AUTOSTOP (D0)	Autostop 1= On / 0 = Off

READ:

\$E00000	Ch3	Ch2	Ch1	Ch0	Sample 0
\$E00004	Ch3	Ch2	Ch1	Ch0	Sample 1
...
\$E00FFC	Ch3	Ch2	Ch1	Ch0	Sample 2047
\$E08000	D0...D9= AddressCounter D14= EOC D15= RUN		D0...D9= AddressCounter D14= EOC D15= RUN		Read Status
	D31		D15		D0
	Highword		Lowword		
	Longword				

2.3.3. Einschränkungen

Durch endliche Laufzeiten in der Steuerschaltung läuft der Adresscounter nach einem STOP um ca. 4 counts weiter. Insbesondere bei AutoStop werden somit die ersten 4 Speicherstellen (ab Adresse 0) noch einmal überschrieben und sind nicht mehr gültig!

3.FERTIGUNG

3.1. Bestückung

Folgende Bauelemente werden erst nach der Inbetriebnahme bestückt:
U102, U202, U302 u. U402
RS103, RS203, RS303 u. RS403

Elantec-Buffer-Anschlüsse auf genau 5mm kürzen und mit Carrier-Pins einlöten.

3.1.1. 1-Kanal-Version

Bei 1-Kanal-Version werden folgende Bauteile nicht bestückt:
B102
alle U2xx, C2xx, R2xx, RS2xx, D2xx, L200 u. B2xx.
alle U3xx, C3xx, R3xx, RS3xx, D3xx, L300 u. B3xx.
alle U4xx, C4xx, R4xx, RS4xx, D4xx, L400 u. B4xx.
Wid. R101 anstatt 10KOhm 51 Ohm.

3.2. Inbetriebnahme

1. Modul an Power - Spannungen nachmessen.
2. Clock 250 MHz von Lemobuchse **B1** an Oszi (50 Ohm, 50 mV/Div u. 2ns/Div.) anschliessen und mit Poti **TR1** auf Tastverhältnis 1:1 einstellen.
3. Spannung am Sockel U101.56 mit Poti TR90 auf -2,00V $\pm 2\text{mV}$ abgleichen. Spannung am Sockel U101.14 sollte $< \pm 2\text{mV}$ sein.
5. CH0-CH3 kaskadieren und Eingangssignal von 0...-2Vss anlegen. CH3 mit 50 Ω an B402 terminieren.
6. Mit Oszi an Lötspunkt U101.1, U201.1, U301.1 und U401.1 Signal prüfen.
7. VME-Zugriffe prüfen (VME, RUN, ECO usw.).
8. AD9038: U101 mit Pin 1 und Pin 26 fixieren, auf Passgenauigkeit prüfen (eventuell unter Mikroskop), dann anlöten. RS103 einlöten. Lötstation WECP-20 (420°) verwenden.
9. FADC-Messung mit Kanal CH0 durchführen.
10. RT1...3 auslöten und Punkt 5 u. 9 nochmals durchführen.
11. Punkt 8 mit CH1...CH3 wiederholen.
12. Dauertest durchführen.

4.ANHANG

4.1. Bestückungsplan

4.2. Stücklisten

4.3. PAL-Listings

4.4. Datenblatt AD9038

4.5. Datenblatt EL2031C

4.6. Schaltbild